(۲۸ اسفند ۱۳۹۵ ۰۵:۳۸ ب.ظ)alimamala نوشته شده توسط:  با عرض سلام
می شه در مورد حل سوال زیر، راهنمایی بفرمایید. من حل تشریحی کتاب رو متوجه نشدم
با تشکر

شکلی که کتاب رسم کرده با شکل کنکور متفاوت هست.

با توجه به شکلی که ضمیمه کردم، از یه طرف اون vdd شماره‌ی ۱ به گیت نات وصل هست، از طرف دیگه vddهای شماره‌ی ۴ و ۵ باعث شدند که NMOSهای ۲ و ۳ روشن بشن و زمین (صفر) رو به گیت نات متصل کنند. از اونجایی که ولتاژ زمین که از طریق NMOSها رد میشه قوی‌تر هست، باعث میشه که عملاً ولتاژ صفر به نات وصل بشه و خروجیِ نات یعنی w یک بشه.
برای اینکه w صفر بشه، باید هر دوی ۲ و ۳ قطع باشند تا فقط vdd شماره‌ی ۱ به نات متصل شده باشه و خروجی رو صفر کنه. برای قطع کردن NMOS شماره‌ی ۲، باید ولتاژ گیت‌اش صفر باشه که به این منظور کافی هست یکی از ترانزیستورهای ۶ و ۷ و ۸ وصل باشه چون در این صورت ولتاژ صفر رو به اون لاین که به گیتِ NMOS 2 وصل هست رو صفر می‌کنند (که این صفر به ولتاژ vdd شماره‌ی ۴ که از مقاومت عبور کرده غلبه می‌کنه). پس برای قطع کردن NMOS شماره ۲، باید [tex]a+b'+c'[/tex] یک بشه. برای قطع کردن NMOS شماره‌ی ۳ هم صرفاً یکی از ۹ و ۱۰ کافی هست که روشن بشه، پس [tex]a'+c[/tex] باید یک باشه. پس عبارت [tex](a+b'+c')(a'+c)[/tex] باعث میشه که هر دو NMOS شماره ۲ و ۳ قطع بشن و W=0 بشه، پس [tex]w'\: =\: (a+b'+c')(a'+c)\: \rightarrow\: w\: =\: ((a+b'+c')(a'+c))'=a'bc+ac'[/tex]

البته فکر کنم گزینه‌ی ۱ رو درست زده بود :-؟