۰
subtitle
ارسال: #۱
  
حد اکثر فرکانس
سلام
میشه لطفا بگید این دست سوالات رو چطور باید حل کرد؟
برای هر ۲ ff یک زمان برپایی در نظر می گیریم؟اگه میشه نمودار زمانیش رو هم رسم کنید.
میشه لطفا بگید این دست سوالات رو چطور باید حل کرد؟
برای هر ۲ ff یک زمان برپایی در نظر می گیریم؟اگه میشه نمودار زمانیش رو هم رسم کنید.
۲
ارسال: #۲
  
حد اکثر فرکانس
این سوال شبیه سوال ۱۴ سراسری سال ۷۹ است(فصل ۴ کتاب پوران) البته از اون آسونتره.
برای حل این گونه سوالات شما باید به چند نکته توجه کنید:
۱-چون در سوال حداکثر فرکانس رو میخواد پس طبق رابطهی T=1/f باید کوهتاترین مسیری که باعث میشه خروجی تحریک بشه رو مشخص کنی(چون تاخیرها بر حسب ثانیه است )دلیلش هم که مشخصه شما یه سری ورودی رو به مدار اعمال می کنید که باید تغییرات خروجی شما در یک پالس ساعت ثابت بماند
۲-به هم پوشانی تاخیر thold(زمان نگهداری) و تاخیر tpd(تاخیر فلیپ فلاپ)،البته باید توجه کنید که اگر تاخیر فلیپ فلاپ بیشتر از تاخیر زمان نگهداری باشه این هم پوشانی صورت خواهد گرفت. تاخیر thold یعنی مدت زمانی که بعد از اعمال پالس ساعت،ورودیها برای اینکه خروجی اعتبارش را از دست ندهد باید ثابت بمانند
در تعریف بالا به دو نکته بعد از اعمال پالس ساعت و ثابت ماندن ورودی ها(نه خروجی ها) توجه کنید.
با توجه به توضیحات بالا ۱۵ نانو ثانیه قبل از اعمال پالس ساعت باید ورودیها ثابت بمانند(tsetup)
مثلا فرض کنید در زمان t ورودیها ثابت شده اند پس در زمان t+15 کلاک زده می شود حال باتوجه به تاخیر thold ورودیها باید تا t+20 هم دوباره تغییری نکنند و ثابت بمانند تا خروجی فلیپ فلاپ از اعتبار ساقط نشود ولی اگر به تاخیر tpd توجه کنید با اعمال پالس در t+15 خروجی فلیپ فلاپ در t+25 تولید می شود پس thold هم پوشان با tpd شد.
کوهتاترین مسیر هم شامل فلیپ فلاپ اولی است که به ازای ورودی تاثیری بر مدارLogic می گذارد.
T=15+10=25ns که برابر ۴۰Mhtz
برای حل این گونه سوالات شما باید به چند نکته توجه کنید:
۱-چون در سوال حداکثر فرکانس رو میخواد پس طبق رابطهی T=1/f باید کوهتاترین مسیری که باعث میشه خروجی تحریک بشه رو مشخص کنی(چون تاخیرها بر حسب ثانیه است )دلیلش هم که مشخصه شما یه سری ورودی رو به مدار اعمال می کنید که باید تغییرات خروجی شما در یک پالس ساعت ثابت بماند
۲-به هم پوشانی تاخیر thold(زمان نگهداری) و تاخیر tpd(تاخیر فلیپ فلاپ)،البته باید توجه کنید که اگر تاخیر فلیپ فلاپ بیشتر از تاخیر زمان نگهداری باشه این هم پوشانی صورت خواهد گرفت. تاخیر thold یعنی مدت زمانی که بعد از اعمال پالس ساعت،ورودیها برای اینکه خروجی اعتبارش را از دست ندهد باید ثابت بمانند
در تعریف بالا به دو نکته بعد از اعمال پالس ساعت و ثابت ماندن ورودی ها(نه خروجی ها) توجه کنید.
با توجه به توضیحات بالا ۱۵ نانو ثانیه قبل از اعمال پالس ساعت باید ورودیها ثابت بمانند(tsetup)
مثلا فرض کنید در زمان t ورودیها ثابت شده اند پس در زمان t+15 کلاک زده می شود حال باتوجه به تاخیر thold ورودیها باید تا t+20 هم دوباره تغییری نکنند و ثابت بمانند تا خروجی فلیپ فلاپ از اعتبار ساقط نشود ولی اگر به تاخیر tpd توجه کنید با اعمال پالس در t+15 خروجی فلیپ فلاپ در t+25 تولید می شود پس thold هم پوشان با tpd شد.
کوهتاترین مسیر هم شامل فلیپ فلاپ اولی است که به ازای ورودی تاثیری بر مدارLogic می گذارد.
T=15+10=25ns که برابر ۴۰Mhtz
Can I see some ID?
Feeling left out?
نگران نباش، فقط روی این لینک برای ثبت نام کلیک کن. رمزت رو فراموش کردی؟ اینجا به یادت میاریم! close