(۰۸ فروردین ۱۳۹۶ ۰۵:۳۲ ب.ظ)wskf نوشته شده توسط:  سوال زیر رو لطفا تو ضیح میدید ؟ نقش سنکرون و آسنکرون بودن چیه اینجا؟

اولین باری که ان سوال رو حل کردم زدم گزنیه۱ فکر کنم منظور طراح هم همین بود من جدول درستی نکشیده بودم اینجوری گفتم:
وقتی ورودی از ۰ تا ۲ (۳بار) میشماره بار چهارم یعنی وقتی خروجی شمارنده به ۳ برسه حاصل z برابر ۱ میشه اگه D_FF نبود و مستقما a2 به clr وصل میشد اونوقت اگر این ورود آسنکرون بود درجا(مستقل از کلاک) شمارنده ریست میشد الان یه D_FF گذاشته پس عوض اینکه پس از ۴ بار شمردن(از ۰ تا۳ ) شمارنده ریست شه D_FF ورودی D رو کلاک بعد به خروجی Q میده پس ۵ کلاک بعد خروجی ریست میشه اگه CLR سنکرون باشه خروجی Q تا به CLR برسه زمان کلاک کمی جلو میره و از لبه رد میشه و در نتیجه در لبه بالا رونده بعدی ریست انجام میشه و یه کلاک دیگه هم تاخیر میافته پس شد ۶ کلاک.
ولی مشکل من اینجا بود که وقتی شمارنده ۴ شد یعنی بیت a2=1 شد وقت ۵ شد هم باز a2=1 میشه و یه بار دیگه هم دوباره ریست میشه و چون CLR آسنکرون نیست نمیتونه قبل از اینکه شمارنده عدد ۵ رو بشماره ریست کنه و دو پالس بیخود ریست میشه(یعنی یه پالس اضافه تر) در ضمن در آخر هم شمارنده باید یه پالس صبر کنه تا خروجی شمارنده ۰۰۰۰ بشه پس ۸ پالس طول میکشه تا یه بار خروجی رو ۱ ببینیم (f/8 شد) اینها همه بخاطر سنکرون بودنه

(۰۹ فروردین ۱۳۹۶ ۱۰:۲۲ ق.ظ)signal_micro نوشته شده توسط:  

(08 فروردین ۱۳۹۶ ۰۵:۳۲ ب.ظ)wskf نوشته شده توسط:  سوال زیر رو لطفا تو ضیح میدید ؟ نقش سنکرون و آسنکرون بودن چیه اینجا؟

اولین باری که ان سوال رو حل کردم زدم گزنیه۱ فکر کنم منظور طراح هم همین بود من جدول درستی نکشیده بودم اینجوری گفتم:
وقتی ورودی از ۰ تا ۲ (۳بار) میشماره بار چهارم یعنی وقتی خروجی شمارنده به ۳ برسه حاصل z برابر ۱ میشه اگه D_FF نبود و مستقما a2 به clr وصل میشد اونوقت اگر این ورود آسنکرون بود درجا(مستقل از کلاک) شمارنده ریست میشد الان یه D_FF گذاشته پس عوض اینکه پس از ۴ بار شمردن(از ۰ تا۳ ) شمارنده ریست شه D_FF ورودی D رو کلاک بعد به خروجی Q میده پس ۵ کلاک بعد خروجی ریست میشه اگه CLR سنکرون باشه خروجی Q تا به CLR برسه زمان کلاک کمی جلو میره و از لبه رد میشه و در نتیجه در لبه بالا رونده بعدی ریست انجام میشه و یه کلاک دیگه هم تاخیر میافته پس شد ۶ کلاک.
ولی مشکل من اینجا بود که وقتی شمارنده ۴ شد یعنی بیت a2=1 شد وقت ۵ شد هم باز a2=1 میشه و یه بار دیگه هم دوباره ریست میشه و چون CLR آسنکرون نیست نمیتونه قبل از اینکه شمارنده عدد ۵ رو بشماره ریست کنه و دو پالس بیخود ریست میشه(یعنی یه پالس اضافه تر) در ضمن در آخر هم شمارنده باید یه پالس صبر کنه تا خروجی شمارنده ۰۰۰۰ بشه پس ۸ پالس طول میکشه تا یه بار خروجی رو ۱ ببینیم (f/8 شد) اینها همه بخاطر سنکرون بودنه

سلام
با احترام به پاسخ تان
چرا شمارنده باید یک پالس دیگر صبر کند تا خروجی شمارنده ۰۰۰۰ شود در حالی که بلافصل قبل ان دوبار شمارنده ریست شده؟
پالس اضافه تر برای ریست بی خود نیست بلکه برای صفر کردن بیت ذخیره شده در ف ف استفاده می شود تا به حالت اولیه مدار برگردیم.
۷ کلاک کافی است یعنی هر ۷ کلاک یک بار خروجی یک می شود.

(۰۹ فروردین ۱۳۹۶ ۰۲:۱۸ ب.ظ)msour44 نوشته شده توسط:  چرا شمارنده باید یک پالس دیگر صبر کند تا خروجی شمارنده ۰۰۰۰ شود در حالی که بلافصل قبل ان دوبار شمارنده ریست شده؟
پالس اضافه تر برای ریست بی خود نیست بلکه برای صفر کردن بیت ذخیره شده در ف ف استفاده می شود تا به حالت اولیه مدار برگردیم.
۷ کلاک کافی است یعنی هر ۷ کلاک یک بار خروجی یک می شود.

سلام تو کتاب دکتر اجلالی و کتاب بانک تست نصیر یه جدول درستی کشیده (ببخشید نکشیدم فرض کردم دوستمون کتابو داره) من الان دققا جدول تو ذهنم نیست ولی کشیدنش سخت نیست.
تو دور ششم(عدد ۰۱۰۱) خروجی Q اولین بار ۱ میشه(قبلا تو دور پنجم با عدد ۰۱۰۰ فقط D=1 شد ) ولی باز بخاطر عدد ۰۱۰۱ مقدار D=1 میشه و شمارنده دوباره ریست میشه وقتی ریست شد حالا به قول شما مقدار D=0 میشه ولی Q هنوز ۱ هست و تودور هشتم هم شمارنده ۰۰۰۰ میشه.(با رسم جدول درستی مشخصه چجوری میشه )
پالس اضافی بیخود منظورم این نبود که واقعا بیخوده(لفظ خودم بود) یعنی اگر طراح بخواد کمتر فرکانس بشکنه باید CLR آسنکرون می بود

(۰۹ فروردین ۱۳۹۶ ۰۲:۴۳ ب.ظ)signal_micro نوشته شده توسط:  

(09 فروردین ۱۳۹۶ ۰۲:۱۸ ب.ظ)msour44 نوشته شده توسط:  چرا شمارنده باید یک پالس دیگر صبر کند تا خروجی شمارنده ۰۰۰۰ شود در حالی که بلافصل قبل ان دوبار شمارنده ریست شده؟
پالس اضافه تر برای ریست بی خود نیست بلکه برای صفر کردن بیت ذخیره شده در ف ف استفاده می شود تا به حالت اولیه مدار برگردیم.
۷ کلاک کافی است یعنی هر ۷ کلاک یک بار خروجی یک می شود.

سلام تو کتاب دکتر اجلالی و کتاب بانک تست نصیر یه جدول درستی کشیده (ببخشید نکشیدم فرض کردم دوستمون کتابو داره) من الان دققا جدول تو ذهنم نیست ولی کشیدنش سخت نیست.
تو دور ششم(عدد ۰۱۰۱) خروجی Q اولین بار ۱ میشه(قبلا تو دور پنجم با عدد ۰۱۰۰ فقط D=1 شد ) ولی باز بخاطر عدد ۰۱۰۱ مقدار D=1 میشه و شمارنده دوباره ریست میشه وقتی ریست شد حالا به قول شما مقدار D=0 میشه ولی Q هنوز ۱ هست و تودور هشتم هم شمارنده ۰۰۰۰ میشه.(با رسم جدول درستی مشخصه چجوری میشه )
پالس اضافی بیخود منظورم این نبود که واقعا بیخوده(لفظ خودم بود) یعنی اگر طراح بخواد کمتر فرکانس بشکنه باید CLR آسنکرون می بود

دوست گرامی نمی دونم منظور شما از دور همان کلاک است یا نه ولی معمولا در جدول برای این جور مسائل ردیف اول حالت اولیه است وبعد از ان با امدن کلاک حالت های بعدی محاسبه می شود.به هر حال من به این صورت به این سوال پاسخ می دهم
حالت اولیه شمارنده۰۰۰۰ و بیت ذخیره شده در ف ف هم ۰
با امدن اولین لبه بالا رونده شمارنده ۰۰۰۱ دومین لبه ۰۰۱۰ سومین لبه ۰۰۱۱ که خروجی هم یک می شود لبه چهارم ۰۱۰۰ و مقدار ف ف هم ۰ چون با امدن لبه ف ف مقدار ۰ را(۰۰۱۱) در ورودی خود می بیندو بعد شمارنده۰۱۰۰ می شود. با لبه پنجم شمارنده ۰۱۰۱ و ف ف ۱ می شود چون پایه ریست سنکرون است تا امدن لبه دیگر منتظر می ماند با امدن لبه ششم ف ف باز ۱ را در ورودی دارد و شمارنده ۰۰۰۰ می شودتا اینجا ۶ لبه رد کردیم ولی هنوز به حالت اولیه مدار نرسیدیم چون بیت ف ف ۱ است با امدن لبه هفتم ف ف ۰ را در وردی خود می بیند واز طرفی چون خروجی ف ف یک است باز شمارنده ریست می شود در این زمان به حالت اولیه مدار رسیدیم با ۷ لبه که در این مدت خروجی فقط یک بار یک می شود.
با احترام به پاسخ و ایده حل شما.

(۰۹ فروردین ۱۳۹۶ ۰۳:۰۳ ب.ظ)msour44 نوشته شده توسط:  در این زمان به حالت اولیه مدار رسیدیم با ۷ لبه که در این مدت خروجی فقط یک بار یک می شود.

آخ ....
msour جان حق باشماست همون لحظه که گفتی فهمیدم تکه آخر رو سوتی دادم
میخواستم زودتر از بابت اینکه ایرادمو گفتی تشکر کنم ولی نمیدونم چرا سایت بازنمیشد