۰
subtitle
ارسال: #۱
  
واحد کنترل ریز برنامه ریزی شده (سراسری ۸۶ و ۸۸)
با عرض سلام
من دو سوال زیر رو اصلا متوجه نشدم:
سوال اول(تصویر اول) : چرا ۱۰برای تا سیگنال کنترلی ، ۱۰ تا بیت درنظر گرفته ؟ مگه نباید ۴ بیت داشته باشیم. با ۴ بیت می تونیم ۱۶ سیگنال تولید کنیم.
سوال دوم (تصویر دوم) : این سوال رو دیگه اصلا متوجه نشدم (شرمنده )
با تشکر
من دو سوال زیر رو اصلا متوجه نشدم:
سوال اول(تصویر اول) : چرا ۱۰برای تا سیگنال کنترلی ، ۱۰ تا بیت درنظر گرفته ؟ مگه نباید ۴ بیت داشته باشیم. با ۴ بیت می تونیم ۱۶ سیگنال تولید کنیم.
سوال دوم (تصویر دوم) : این سوال رو دیگه اصلا متوجه نشدم (شرمنده )
با تشکر
۰
ارسال: #۲
  
RE: واحد کنترل ریز برنامه ریزی شده (سراسری ۸۶ و ۸۸)
سلام
درمورد سوال اول اینکه چرا ۱۰ بیت برای ۱۰ سیگنال کنترلی در نظر گرفته شده به خاطر این که مد نظر طراح ریزبرنامه ریزی افقی است یعنی هر بیت یک سیگنال و ۳بیت هم برای ۶ شرط که می شود ۱۳ که جواب این تست است ولی باید توجه کرد که سوال طول قالب ریز دستور ر امی خواهدتوجه شود که در ریز برنامه ریزی افقی قالب ریز دستور شامل فیلد های سیگنال های کنترل داخلی cpu و سیگنال های کنترل گذرگاه سیستم و شرط پذیرش و ادرس ریز دستور است البته به معماری ماشین ها هم وابسته است.پس در این تست نمی توان بدون دانستن فرمت ریزدستور جواب دادهرچند اکثرا جواب این تست را گزینه ۳ یعنی ۱۳ می دانند.
در مورد سوال دوم نیازی به فرمت ریزدستور نداریم که ۱۰۰۰ ریز دستور داریم ولی فقط از ۵۰۰ تای ان استفاده می شوددر این مواقع برای کاهش مصرف حافطه این ۵۰۰ ریز دستور را در یک حافظه کوچک به اسم حافظه نانو ذخیره میکنند و در حافظه ریز برنامه به جای ذخیر ۲۰۰ بیت در فیلد سیگنال کنترلی ۹ بیت ذخیره می کنند که به عنوان ایندکس به لاین های حافظه نانو اشاره کند.در حالت اولیه اندازه حافظه ریزبرنامه برابر با [tex]1000\ast(200+x)[/tex] است و در حالت استفاده از نانو اندازه حافظه ریزبرنامه برابر با [tex]1000\ast(9+x)[/tex] است که اگر از هم کم کنیم برابر با ۱۹۱۰۰۰ یعنی گزینه ۳
در انجا x طول سایر فیلد هاست و همچنین اندازه حافظه نانو ۲۰۰ *۵۰۰ است .توجه شود که صرفه جویی در حافظه ریزبرنامه (میکرو) را می خواهد نه کل حافظه کنترلی .
درمورد سوال اول اینکه چرا ۱۰ بیت برای ۱۰ سیگنال کنترلی در نظر گرفته شده به خاطر این که مد نظر طراح ریزبرنامه ریزی افقی است یعنی هر بیت یک سیگنال و ۳بیت هم برای ۶ شرط که می شود ۱۳ که جواب این تست است ولی باید توجه کرد که سوال طول قالب ریز دستور ر امی خواهدتوجه شود که در ریز برنامه ریزی افقی قالب ریز دستور شامل فیلد های سیگنال های کنترل داخلی cpu و سیگنال های کنترل گذرگاه سیستم و شرط پذیرش و ادرس ریز دستور است البته به معماری ماشین ها هم وابسته است.پس در این تست نمی توان بدون دانستن فرمت ریزدستور جواب دادهرچند اکثرا جواب این تست را گزینه ۳ یعنی ۱۳ می دانند.
در مورد سوال دوم نیازی به فرمت ریزدستور نداریم که ۱۰۰۰ ریز دستور داریم ولی فقط از ۵۰۰ تای ان استفاده می شوددر این مواقع برای کاهش مصرف حافطه این ۵۰۰ ریز دستور را در یک حافظه کوچک به اسم حافظه نانو ذخیره میکنند و در حافظه ریز برنامه به جای ذخیر ۲۰۰ بیت در فیلد سیگنال کنترلی ۹ بیت ذخیره می کنند که به عنوان ایندکس به لاین های حافظه نانو اشاره کند.در حالت اولیه اندازه حافظه ریزبرنامه برابر با [tex]1000\ast(200+x)[/tex] است و در حالت استفاده از نانو اندازه حافظه ریزبرنامه برابر با [tex]1000\ast(9+x)[/tex] است که اگر از هم کم کنیم برابر با ۱۹۱۰۰۰ یعنی گزینه ۳
در انجا x طول سایر فیلد هاست و همچنین اندازه حافظه نانو ۲۰۰ *۵۰۰ است .توجه شود که صرفه جویی در حافظه ریزبرنامه (میکرو) را می خواهد نه کل حافظه کنترلی .
ارسال: #۳
  
RE: واحد کنترل ریز برنامه ریزی شده (سراسری ۸۶ و ۸۸)
سلام دوست عزیز ، خیلی لطف کردید.
موفق باشید
موفق باشید
Can I see some ID?
Feeling left out?
نگران نباش، فقط روی این لینک برای ثبت نام کلیک کن. رمزت رو فراموش کردی؟ اینجا به یادت میاریم! close