انجمنصفحه اولجستجوی انجمن

[mahdimahdimahdi]

ممنون
مشابه سوال ۱۸ توی کنکور ارشد همیشه میومده و به اشتباه هر سال به جای اینکه مقدار صرفه جویی شده حافظه نانو رو متناسب با میزان جعبه های انتقال (یا میزان مورد نیاز برای تعداد مشخص ریز دستور متفاوت) بگیرن، اندازه کل حافظه نانو میگرفتن. یعنی فرض میکردن در بدترین حالت تمام دستورات ریز حافظه متفاوت هست و لازمه که همشون رو در حافظه ثانویه ایجاد شده ذخیره کرد. ولی امسال سوال کمی درست تر بود چون ذکر شده بود حداقل چند بیت صرفه جویی میشه و یه جای دیگه هم اشاره کرده بود که N>m در نتیجه، حداقل، همون حالتی میشه که تمام دستورات متفاوت باشن. که همون گزینه ۴ میشه
-----------------------------------------------------
سوال ۳، عدد منفی ۵ و مبنا هم منفی ۲ ! اینجوری حساب کنید همون گزینه ۱ میشه
-------------------------------------------------------
سوال ۶ کلا مشکل داره. توی سوال گفته شده که ورودی به صورت همگام با کلاک به مدار اعمال میشه. حالا اگه فرض کنیم سه حالت وجود داره (فرض میکنیم ستاپ تایم و هلد تایم نداریم و در لبه کلاک هم ورودی تغییر کنه مشکلی نداره!):

حالت اول: ورودی دقیقا همزمان با لبه کلاک تغییر میکنه و دنباله رو ۰۱۰۱۰۱۰۰۰۰ در نظر میگیریم (اولین بیت های ورودی رو صفر در نظر بگیرید و بعدش یکی در میون صفر و یک بدید)
در این حالت اولین صفرها بدون تغییر باقی میمونه (چون فلیپ فلاپ ریست شده بوده و قبل از آمدن کلاک صفر ورودی با صفر فلیپ فلاپ xor شده و صفر تولید میشود. بیت های بعدی نیز به محض آمدن اولین یک معکوس می شوند. دقت شود که اولین یک هم خودش معکوس میشه پس مکمل دو نیست. یعنی اگه اولین کلاک رو در نظر نگیریم شاید بشه گفت مکمل یک ولی برای دنباله ای که چند صفر پشت سر هم داره صفر ها تغییری نمی کنند و اولین یک تبدیل به صفر میشه پس نه مکمل یکه نه مکمله دو!

حالت دوم: ورودی ها کمی قبل از آمدن لبه کلاک تغییر کنند و دنباله رو همان دنباله ۰۱۰۱۰۱۰۰۰۰ در نظر بگیریم.
در این حالت نیز صفرهای ابتدا بدون تغییر باقی می مانند ولی اولین یک که به مدار اعمال می شود کمی قبل از لبه کلاک است و برای لحظات کوتاهی خروجی یک باقی می ماند ولی به محض آمدن لبه کلاک خروجی معکوس شده و یک تبدیل به صفر می شود. و برای بقیه ورودی ها نیز خروجی معکوس ورودی خواهد بود (برای هر ورودی -چه قبل و چه بعد از لبه کلاک). در این حالت نیز خروجی نه مکمل یک ورودی است نه مکمل دو

حالت سوم : ورودی ها کمی بعد از لبه کلاک تغییر کنند و دنباله رو همان دنباله ۰۱۰۱۰۱۰۰۰۰ در نظر بگیریم.
در این حالت نیز اولین صفر ها تغییری نمی کنند ولی بعد از آمدن اولین یک، تا قبل از آمدن لبه بعدی کلاک، خروجی یک باقی می ماند و بعد از آمدن لبه بعدی کلاک خروجی برای لحظاتی صفر می شود و برای بقیه ورودی ها خروجی مکمل ورودی می شود. پس فقط در این حالت می توان گفت خروجی مکمل دو ورودی است ولی آن هم در لحظاتی (البته هرچند کوتاه!) درست کار نمی کند.

نتیجه:
وقتی در سوال گفته می شود ورودی همگام با کلاک اعمال می شود یعنی ورودی ها همزمان با کلاک تغییر می کنند (چون در سوال حرفی از ستاپ تایم و هلد تایم زده نشده) در نتیجه این سوال به کلی به نظر بنده ایراد دارد و باید حذف شود.
------------------------------------------------------------------
سوال ۴۱ رو میتونید بگید چرا فکر میکنید بیشتر از ۴ میشه؟
------------------------------------------------------------------
در مورد سوال ۲۰ هم نظری ندارم
[/quote]

================================================================================​==========

بله صحبت شما صحیح هست در مورد سوال ۱۸ ، یعنی حد m به سمت N رو گرفته ........(من به کلمه حداقل دقت نکرده بودم)
سوال ۶ رو شما هم اعتراض زدید؟ اگه لطف کنید نظرتون رو در مورد سوال ۴۰ هم بگید ممنون میشم،
در سوال ۲۰ گزینه ۳ و۴ که رده، در گزینه ۲ هم برای محاسبه ۳A+132 ، می توان ۲A+1 را(چون خود A هفت بیتی ست، برای محاسبه ۲A فقط A را شیفت می دهیم و بیت اول رو صفر میذاریم و برای محاسبه ۲A+1 بیت اول صفر آن را به جای صفر یک میگذاریم) را با A+128(یعنی خود A هفت بیتی که بیت هشتم پرارزش آن را یک میگذاریم) جمع کرد که اگر بیت کری ورودی را هم یک بدهیم حاصل میشود ۲A+1+A+128+1=3A+130 یعنی ۳A+132 نمیشه، منتها هر فکری کردم نتونستم خودمو توجیه کنم که گزینه یک درسته چون گفته حاصل دهدهی چهاررقمی. به خاطر همین از روی ناچاری و شک در اینکه احتمالا چیزی رو جا انداختم، دوباره گزینه ۲ رو زدم.
سوال ۴۱: بله به نظرم سرجلسه تحلیل من مهندسی نبوده. چیزی که الان به ذهنم رسید و همون گزینه "کمتر از ۴" رو تایید میکنه:
در سطح صفر سیگنال ورودی، مقدار ۵-VT یعنی ۴ ولت به نقطه بین دو ترانزیستور(یعنی سورس هر دوتا ترانزیستور) میرسه، و در سطح ۵ سیگنال، ترانزیستور pmos در ناحیه خطی قرار میگیره و روشن میشه و این ۴ ولت بین خازن محل بین دوتا ترانزیستور و خازن خروجی نهایی تقسیم (Share ) میشه. تا اینجا کمتر از ۴ ولته. وقتی دوباره سیگنال ورودی صفر میشه ترانزیستور nmos روشن میشه و ولتاژ محل بین دوتا ترانزیستور رو فورس میکنه به چهار. باز دوباره share میشه ولی هیچ وقت به ۴ نمیرسه.
دوستان اگه امکان داره بفرمائید چندتا سوال زدید. و هم چنین در دروس عمومی، من استعداد رو سال قبل خوب میزدم منتها امسال به نظرم سخت بود

[dreamer]

(۱۳ اسفند ۱۳۹۵ ۰۲:۵۸ ق.ظ)mahdimahdimahdi نوشته شده توسط:  ممنون
مشابه سوال ۱۸ توی کنکور ارشد همیشه میومده و به اشتباه هر سال به جای اینکه مقدار صرفه جویی شده حافظه نانو رو متناسب با میزان جعبه های انتقال (یا میزان مورد نیاز برای تعداد مشخص ریز دستور متفاوت) بگیرن، اندازه کل حافظه نانو میگرفتن. یعنی فرض میکردن در بدترین حالت تمام دستورات ریز حافظه متفاوت هست و لازمه که همشون رو در حافظه ثانویه ایجاد شده ذخیره کرد. ولی امسال سوال کمی درست تر بود چون ذکر شده بود حداقل چند بیت صرفه جویی میشه و یه جای دیگه هم اشاره کرده بود که N>m در نتیجه، حداقل، همون حالتی میشه که تمام دستورات متفاوت باشن. که همون گزینه ۴ میشه
-----------------------------------------------------
س
-------------------------------------------------------
سوال ۶ کلا مشکل داره. توی سوال گفته شده که ورودی به صورت همگام با کلاک به مدار اعمال میشه. حالا اگه فرض کنیم سه حالت وجود داره (فرض میکنیم ستاپ تایم و هلد تایم نداریم و در لبه کلاک هم ورودی تغییر کنه مشکلی نداره!):

حالت اول: ورودی دقیقا همزمان با لبه کلاک تغییر میکنه و دنباله رو ۰۱۰۱۰۱۰۰۰۰ در نظر میگیریم (اولین بیت های ورودی رو صفر در نظر بگیرید و بعدش یکی در میون صفر و یک بدید)
در این حالت اولین صفرها بدون تغییر باقی میمونه (چون فلیپ فلاپ ریست شده بوده و قبل از آمدن کلاک صفر ورودی با صفر فلیپ فلاپ xor شده و صفر تولید میشود. بیت های بعدی نیز به محض آمدن اولین یک معکوس می شوند. دقت شود که اولین یک هم خودش معکوس میشه پس مکمل دو نیست. یعنی اگه اولین کلاک رو در نظر نگیریم شاید بشه گفت مکمل یک ولی برای دنباله ای که چند صفر پشت سر هم داره صفر ها تغییری نمی کنند و اولین یک تبدیل به صفر میشه پس نه مکمل یکه نه مکمله دو!

================================================================================​==========

بله صحبت شما صحیح هست در مورد سوال ۱۸ ، یعنی حد m به سمت N رو گرفته ........(من به کلمه حداقل دقت نکرده بودم)

در سوال ۲۰ گزینه ۳ و۴ که رده، در گزینه ۲ هم برای محاسبه ۳A+132 ، می توان ۲A+1 را(چون خود A هفت بیتی ست، برای محاسبه ۲A فقط A را شیفت می دهیم و بیت اول رو صفر میذاریم و برای محاسبه ۲A+1 بیت اول صفر آن را به جای صفر یک میگذاریم) را با A+128(یعنی خود A هفت بیتی که بیت هشتم پرارزش آن را یک میگذاریم) جمع کرد که اگر بیت کری ورودی را هم یک بدهیم حاصل میشود ۲A+1+A+128+1=3A+130 یعنی ۳A+132 نمیشه، منتها هر فکری کردم نتونستم خودمو توجیه کنم که گزینه یک درسته چون گفته حاصل دهدهی چهاررقمی. به خاطر همین از روی ناچاری و شک در اینکه احتمالا چیزی رو جا انداختم، دوباره گزینه ۲ رو زدم.
[/quote]
================================================================================​==========
سؤال ۶ مکمل دو درسته. اولین یک معکوس نمیشه. گیت xor مستقل از کلاکه. به محض اومدن اولین یک، یک میشه.

ایول، سؤال ۲۰ دقیقا منم همین استدلال رو کردم و خیلی امیدوار بودم درست باشه ولی از طراح سؤال بدجوری رو دست خوردیم

[hadi-sajjad]

(۱۳ اسفند ۱۳۹۵ ۰۲:۵۸ ق.ظ)mahdimahdimahdi نوشته شده توسط:  ممنون
مشابه سوال ۱۸ توی کنکور ارشد همیشه میومده و به اشتباه هر سال به جای اینکه مقدار صرفه جویی شده حافظه نانو رو متناسب با میزان جعبه های انتقال (یا میزان مورد نیاز برای تعداد مشخص ریز دستور متفاوت) بگیرن، اندازه کل حافظه نانو میگرفتن. یعنی فرض میکردن در بدترین حالت تمام دستورات ریز حافظه متفاوت هست و لازمه که همشون رو در حافظه ثانویه ایجاد شده ذخیره کرد. ولی امسال سوال کمی درست تر بود چون ذکر شده بود حداقل چند بیت صرفه جویی میشه و یه جای دیگه هم اشاره کرده بود که N>m در نتیجه، حداقل، همون حالتی میشه که تمام دستورات متفاوت باشن. که همون گزینه ۴ میشه
-----------------------------------------------------
سوال ۳، عدد منفی ۵ و مبنا هم منفی ۲ ! اینجوری حساب کنید همون گزینه ۱ میشه
-------------------------------------------------------
سوال ۶ کلا مشکل داره. توی سوال گفته شده که ورودی به صورت همگام با کلاک به مدار اعمال میشه. حالا اگه فرض کنیم سه حالت وجود داره (فرض میکنیم ستاپ تایم و هلد تایم نداریم و در لبه کلاک هم ورودی تغییر کنه مشکلی نداره!):

حالت اول: ورودی دقیقا همزمان با لبه کلاک تغییر میکنه و دنباله رو ۰۱۰۱۰۱۰۰۰۰ در نظر میگیریم (اولین بیت های ورودی رو صفر در نظر بگیرید و بعدش یکی در میون صفر و یک بدید)
در این حالت اولین صفرها بدون تغییر باقی میمونه (چون فلیپ فلاپ ریست شده بوده و قبل از آمدن کلاک صفر ورودی با صفر فلیپ فلاپ xor شده و صفر تولید میشود. بیت های بعدی نیز به محض آمدن اولین یک معکوس می شوند. دقت شود که اولین یک هم خودش معکوس میشه پس مکمل دو نیست. یعنی اگه اولین کلاک رو در نظر نگیریم شاید بشه گفت مکمل یک ولی برای دنباله ای که چند صفر پشت سر هم داره صفر ها تغییری نمی کنند و اولین یک تبدیل به صفر میشه پس نه مکمل یکه نه مکمله دو!

حالت دوم: ورودی ها کمی قبل از آمدن لبه کلاک تغییر کنند و دنباله رو همان دنباله ۰۱۰۱۰۱۰۰۰۰ در نظر بگیریم.
در این حالت نیز صفرهای ابتدا بدون تغییر باقی می مانند ولی اولین یک که به مدار اعمال می شود کمی قبل از لبه کلاک است و برای لحظات کوتاهی خروجی یک باقی می ماند ولی به محض آمدن لبه کلاک خروجی معکوس شده و یک تبدیل به صفر می شود. و برای بقیه ورودی ها نیز خروجی معکوس ورودی خواهد بود (برای هر ورودی -چه قبل و چه بعد از لبه کلاک). در این حالت نیز خروجی نه مکمل یک ورودی است نه مکمل دو

حالت سوم : ورودی ها کمی بعد از لبه کلاک تغییر کنند و دنباله رو همان دنباله ۰۱۰۱۰۱۰۰۰۰ در نظر بگیریم.
در این حالت نیز اولین صفر ها تغییری نمی کنند ولی بعد از آمدن اولین یک، تا قبل از آمدن لبه بعدی کلاک، خروجی یک باقی می ماند و بعد از آمدن لبه بعدی کلاک خروجی برای لحظاتی صفر می شود و برای بقیه ورودی ها خروجی مکمل ورودی می شود. پس فقط در این حالت می توان گفت خروجی مکمل دو ورودی است ولی آن هم در لحظاتی (البته هرچند کوتاه!) درست کار نمی کند.

نتیجه:
وقتی در سوال گفته می شود ورودی همگام با کلاک اعمال می شود یعنی ورودی ها همزمان با کلاک تغییر می کنند (چون در سوال حرفی از ستاپ تایم و هلد تایم زده نشده) در نتیجه این سوال به کلی به نظر بنده ایراد دارد و باید حذف شود.
------------------------------------------------------------------
سوال ۴۱ رو میتونید بگید چرا فکر میکنید بیشتر از ۴ میشه؟
------------------------------------------------------------------
در مورد سوال ۲۰ هم نظری ندارم

================================================================================​==========

بله صحبت شما صحیح هست در مورد سوال ۱۸ ، یعنی حد m به سمت N رو گرفته ........(من به کلمه حداقل دقت نکرده بودم)
سوال ۶ رو شما هم اعتراض زدید؟ اگه لطف کنید نظرتون رو در مورد سوال ۴۰ هم بگید ممنون میشم،
در سوال ۲۰ گزینه ۳ و۴ که رده، در گزینه ۲ هم برای محاسبه ۳A+132 ، می توان ۲A+1 را(چون خود A هفت بیتی ست، برای محاسبه ۲A فقط A را شیفت می دهیم و بیت اول رو صفر میذاریم و برای محاسبه ۲A+1 بیت اول صفر آن را به جای صفر یک میگذاریم) را با A+128(یعنی خود A هفت بیتی که بیت هشتم پرارزش آن را یک میگذاریم) جمع کرد که اگر بیت کری ورودی را هم یک بدهیم حاصل میشود ۲A+1+A+128+1=3A+130 یعنی ۳A+132 نمیشه، منتها هر فکری کردم نتونستم خودمو توجیه کنم که گزینه یک درسته چون گفته حاصل دهدهی چهاررقمی. به خاطر همین از روی ناچاری و شک در اینکه احتمالا چیزی رو جا انداختم، دوباره گزینه ۲ رو زدم.
سوال ۴۱: بله به نظرم سرجلسه تحلیل من مهندسی نبوده. چیزی که الان به ذهنم رسید و همون گزینه "کمتر از ۴" رو تایید میکنه:
در سطح صفر سیگنال ورودی، مقدار ۵-VT یعنی ۴ ولت به نقطه بین دو ترانزیستور(یعنی سورس هر دوتا ترانزیستور) میرسه، و در سطح ۵ سیگنال، ترانزیستور pmos در ناحیه خطی قرار میگیره و روشن میشه و این ۴ ولت بین خازن محل بین دوتا ترانزیستور و خازن خروجی نهایی تقسیم (Share ) میشه. تا اینجا کمتر از ۴ ولته. وقتی دوباره سیگنال ورودی صفر میشه ترانزیستور nmos روشن میشه و ولتاژ محل بین دوتا ترانزیستور رو فورس میکنه به چهار. باز دوباره share میشه ولی هیچ وقت به ۴ نمیرسه.
دوستان اگه امکان داره بفرمائید چندتا سوال زدید. و هم چنین در دروس عمومی، من استعداد رو سال قبل خوب میزدم منتها امسال به نظرم سخت بود

من شنبه یا یکشنبه اعتراض میزنم. فعلا به نظرم سوالای ۶ و ۳۳ و ۳۶ و ۳۷ و ۴۰ و ۴۲ و ۴۳ اشکال داشتند که ۴۲ و ۴۳ رو چون کمتر مطمئنم احتمال داره واسه اونا نفرستم. شما به نظرتون کدوم سوالا مشکل داشت؟

سوال ۴۰ رو همون استدلال شما را داشتم. یعنی قدرت دو تا معکوس کننده توی یک مسیر باعث میشه سریع تر مدار کار کنه که هنوزم به نظرم درسته

[dreamer]

(۱۳ اسفند ۱۳۹۵ ۰۴:۱۹ ب.ظ)hadi-sajjad نوشته شده توسط:  

(13 اسفند ۱۳۹۵ ۰۲:۵۸ ق.ظ)mahdimahdimahdi نوشته شده توسط:  

من شنبه یا یکشنبه اعتراض میزنم. فعلا به نظرم سوالای ۶ و ۳۳ و ۳۶ و ۳۷ و ۴۰ و ۴۲ و ۴۳ اشکال داشتند که ۴۲ و ۴۳ رو چون کمتر مطمئنم احتمال داره واسه اونا نفرستم. شما به نظرتون کدوم سوالا مشکل داشت؟

۳۷ و ۴۰ کسی با استدلال میتونه توضیح بده که کدوم گزینه و چرا درسته؟ با ذکر منبع معتبر. مثلا فلان کتاب فلان فصل؟

[hadi-sajjad]

سوال ۳۷ همون گزینه ۲ درسته
منبع :
مهمان عزیز شما قادر به مشاهده پیوندهای انجمن مانشت نمی‌باشید. جهت مشاهده پیوندها ثبت نام کنید.
(صفحه ۱)

سوال ۴۰ رو هم منبع خاصی به نظرم نمیشه پیدا کرد مگه اینکه تو تمرینای کتاب های مختلف به چشم کسی خورده باشه

---

سوال ۶:
این سوال در بعضی حالت ها به درستی عمل نمی کند و الزاما مکمل دو ورودی در خروجی ظاهر نمی شود (به حالت اول در زیر توجه شود)
مدار توسط نرم افزار شبیه ساز MAXPLUS II شبیه سازی شده است.


با توجه به اینکه در صورت سوال تغییر رشته ورودی به صورت همگام با کلاک می باشد در دو حالت مختلف برای ورودی های مختلف نتایج زیر بدست آمد:
حالت اول :
مقادیر رشته ورودی (X) در هر لحظه با کلاک (CLOCK) برابر باشند. در این صورت در تمام لحظات مقدار خروجی (OUTPUT) برابر با مقدار ورودی می باشد


حالت دوم :
مقادیر رشته ورودی (X) حداقل در بعضی لحظات با کلاک (CLOCK) برابر نباشند (در شکل حالتی که دقیقا معکوس هم هستند در نظر گرفته شده است). فقط در این حالت خروجی مکمل دو ورودی خواهد شد.

[mahdimahdimahdi]

من هم واسه سوالای ۶ و ۳۳ و ۳۶ اعتراض فرستادم
سوال ۲۰ رو فعلا متوجه نشدم که واسه چی گزینه ۱ زده