(۱۵ اردیبهشت ۱۳۹۱ ۱۱:۳۶ ب.ظ)a.hooshmand نوشته شده توسط: ممنون
در انتها به b می رود.
بله
(۱۵ اردیبهشت ۱۳۹۱ ۱۱:۳۸ ب.ظ)a.hooshmand نوشته شده توسط: دوستان در صورت امکان یک نفر زحمت جمع بندی و مرتب کردن جوابها را بکشد.
چشم من انجام میدم
(۱۴ اردیبهشت ۱۳۹۱ ۰۵:۴۰ ب.ظ)a.hooshmand نوشته شده توسط: Computer Arithmetic Algorithms, I. Koren, 2nd Edition
کسی اصل کتاب را دارد؟
مهمان عزیز شما قادر به مشاهده پیوندهای انجمن مانشت نمی‌باشید. جهت مشاهده پیوندها ثبت نام کنید.
فرمت pdf با حجم ۹ مگ
مهمان عزیز شما قادر به مشاهده پیوندهای انجمن مانشت نمی‌باشید. جهت مشاهده پیوندها ثبت نام کنید.
فرمت djvu با حجم ۳ مگ
(۰۵ اردیبهشت ۱۳۹۱ ۱۲:۴۵ ق.ظ)nomad:D نوشته شده توسط:(04 اردیبهشت ۱۳۹۱ ۱۰:۵۶ ب.ظ)انرژی مثبت نوشته شده توسط: ۱۲ : به نظرم ۴ می شه چون sum و cout' رو گفته که در ۶ حالت یکسان می شن.
۱۳ : به نظرم ۲ می شه
۱۵ : چرا ۴ می شه ؟ چون in با خودش xor شده پس میشه صفر؟! البته نظر منه.
۲۰ : تا اونجایی که یادمه تاخیر تولید نتیجه ۹tمی شه هر cout تاخیر ۲t داره پس تعیین کننده است ۴ تا fa داریم در پایین و یه ha با تاخیر t .
در مورد سوال ۱۲: بله ببخشید من جدول کشیدم براش موقع شمارش اشتباه کردم ( جواب ۴ میشه).
در مورده سوال ۱۵ همیشه جواب ۰ نمیشه بلکه کلاک رو بزرگتر کنیم تا تاخیرهای گیتهای not روی جواب تاثیر نذاره.شایدم استدلالم درست نباشه.
با سلام
سوال ۱۵ میشه گزینه ۳ به دلیل وجود تاخیر در گیت ها فرکانس دو برابر میشه.فرض کنید ورودی مدتی ۰بوده پس خروجی ۰ است حال از ۰به ۱تغییر میکنه اگر تاخیر سیم صفر باشه، همان لحظه ورودی پایینی xor صفر میشه و خروجی یک میشه چون به خاطر تاخیر گیت های نات هنوز تغییر ورودی به ورودی دیگر xor نرسیده. پس از یک تاخیر ورودی دیگر xor هم ۱ میشه و خروجی به صفر بر میگرده. پس با یک تغییر از ۰ به ۱ دو تغییر در خروجی بوجود اومد یعنی فرکانس دو برابر.
(۱۳ اردیبهشت ۱۳۹۱ ۰۶:۳۱ ب.ظ)nomad:D نوشته شده توسط: در مورد سوال ۶ :
ورودی ۱ و۱ برای فلیپ فلاپ R_S ورودی غیر مجاز هست و تا زمانی که clk =1 باشه جواب don't care هست که معنیش اینه که هرچیزی میتونه باشه و زمانی که clk=0 بشه بین R و S
race بوجود میاد که باز هم نمیشه جواب رو پیش بینی کرد.
در مورد سوال ۱۱:
من فکر کردم چون بیت های با ارزش A به بیت پر ارزش c و بیت کم ارزش B
وصل هست. اگر B عددی فرد و C بزرگتر از ۸ باشه نتیجه:
۲A+16C+B+226
میشه.شاید هم اشتباه میکنم.
سوال ۹ رو هم مطمئن نیستم.
سوال ۶ فکر می کنم جواب ۴ میشه.
سوال ۶ فکر می کنم جواب ۴ میشه.
[/quote]
میشه دلیلتون هم بگید؟
جواب سوال ۹
درکل ۶ تا گیت است
دوستان من فکر میکنم سوال ۱ گزینه ۲ میشود.
اگر خواستید بگید تا بگم چرا
(۱۲ اسفند ۱۳۹۱ ۰۱:۳۲ ب.ظ)nomad:D نوشته شده توسط: دوستان من فکر میکنم سوال ۱ گزینه ۲ میشود.خب شما که جواب رو گفتید خودتون هم راه حلش رو بگید
اگر خواستید بگید تا بگم چرا
شاید هم باید حتما بپرسیم
در هر صورت ممنون می شم دلیلتون رو هم ذکر کنید تا یاد بگیریم.
(۱۲ اسفند ۱۳۹۱ ۰۲:۳۹ ب.ظ)انرژی مثبت نوشته شده توسط:(12 اسفند ۱۳۹۱ ۰۱:۳۲ ب.ظ)nomad:D نوشته شده توسط: دوستان من فکر میکنم سوال ۱ گزینه ۲ میشود.خب شما که جواب رو گفتید خودتون هم راه حلش رو بگید
اگر خواستید بگید تا بگم چرا
شاید هم باید حتما بپرسیم
در هر صورت ممنون می شم دلیلتون رو هم ذکر کنید تا یاد بگیریم.
ببخشید .راست میگید باید توضیح میدادم. آخه گفتم شاید دیرتر از همه به نتیجه رسیدم به همین خاطر توضیح ندادم.
اول یه توضیح کوچیک از گیت های open collector بدم:
این گیت ها دقیقا کار گیت های مشابه غیر O.C رو انجام میدهند. هرجا منطق صفر شود صفر میدهند ولی هر جا منطق ۱ شود خروجی z میشود(یعنی قطع میشود)
حالا با این توضیح میبینیم که زمانی که e=1 خروجی ۱ میشود
و NAND(a,b).NAND(c,d)=1 باشد خروجی برابر ۱ هست.
ولی در حقیقت این بهترین گزینه هست نه گزینه درست
چون زمانی که حداقل یکی از گیت ها مقدار صفر داشته باشند و e هم برابر ۱ باشد منطق f نامعلوم خواهد بود.
اگر جایی رو خوب نگفتم بگید تا بیشتر توضیح بدم.
(۱۲ اسفند ۱۳۹۱ ۰۳:۳۱ ب.ظ)nomad:D نوشته شده توسط: این گیت ها دقیقا کار گیت های مشابه غیر O.C رو انجام میدهند. هرجا منطق صفر شود صفر میدهند ولی هر جا منطق ۱ شود خروجی z میشود(یعنی قطع میشود)چرا خروجی یک بشه قطع می شه؟
من متوجه نشدم
(۱۲ اسفند ۱۳۹۱ ۰۹:۰۱ ب.ظ)انرژی مثبت نوشته شده توسط:(12 اسفند ۱۳۹۱ ۰۳:۳۱ ب.ظ)nomad:D نوشته شده توسط: این گیت ها دقیقا کار گیت های مشابه غیر O.C رو انجام میدهند. هرجا منطق صفر شود صفر میدهند ولی هر جا منطق ۱ شود خروجی z میشود(یعنی قطع میشود)چرا خروجی یک بشه قطع می شه؟
من متوجه نشدم
راستش این چیزی هست که من در جزوه مدار منطقیم نوشتم. ساختار داخلی این گیت ها رو نمیدونم دقیقا چی هست که بگم.
دوستان در کل سطح سوالات مدار چطوره بوده به نظر شما ؟ چون من الان با این وضعیتی که برای IT کد ۲۳۷۲ پیش اومد (۱۱ درس برای یک گرایش!) دو دل شدم حسابی که کدوم IT رو شرکت کنم مدارم بد نبود اما الان یادم رفته کلا نظر شما چیه ؟
با سلام. بچه ها من تمام پیاماتون رو خوندم و گفتم بزارین جوابای درست رو براتون بزارم... اگه مشکلی داشتین بگین... تقریبا روی همش مطمئنم...
پاسخ های مدار منطقی :
۱- سوال مشکل دارد ولی بهترین گزینه ۲ است ۱۰۰% منظوره طراح هم ۲ بوده
۲- ۲
۳- ۳
۴- ۱
۵- فکر می کنم ۲ بشه...CLA یک مدار ۴ طبقه است که در دو طبقه آن (طبقه اول و آخر) گیت XOR استفاده میشه. دو طبقه وسط هم به صورت AND-OR است. احتمالا اینجا منظور این بوده که گیت XOR را دو طبقه در نظر بگریم.
۶- به نظر من ۳ میشه نمی تونه نوسان باشه چون خروجی دو گیت را که یکی ۱ میشه یکی ۰ به هم وصل شده و این عمل باعث سوختن میشه
۷- ۴
۸- ۲
۹- با دو گیت هم میشه طراحی کرد ولی منظور طراح همان ۳ گیت بوده که XNOR را از داخلش مینترم ۰ را حذف کنیم پس گزینه ۱
۱۰- ۳
۱۱ - ۴
۱۲- ۴
۱۳ - منظور سوال رو اصلا نمی فهمم. اگه کسی میفهمه برام توضیح بده
۱۴- ۳
۱۵- ۳
۱۶ - ۱
۱۷ - ۴ انگار داریم عدد را با ۰۰۱ جمع می کنیم و FA های دوم و سوم به دلیل بودن ورودی ۰ به HF تبدیل شده اند
۱۸- ۱ ( ابتدا ۰۰۰ بعد ۱۱۰ بعد ۱۱۱ بعد ۰۱۱ بعد ۰۰۱ بعد ۰۱۰ بعد ۱۰۱ بعد ۰۰۰)
۱۹- ۳
۲۰- ۴ بدون توجه به بحث تاخیرها D هیچ کدام از موارد گفته شده در قسمت اول نیست.
(۱۶ اسفند ۱۳۹۱ ۱۱:۴۷ ق.ظ)reza_memari_sharif نوشته شده توسط: با سلام. بچه ها من تمام پیاماتون رو خوندم و گفتم بزارین جوابای درست رو براتون بزارم... اگه مشکلی داشتین بگین... تقریبا روی همش مطمئنم...
پاسخ های مدار منطقی :
...
۶- به نظر من ۳ میشه نمی تونه نوسان باشه چون خروجی دو گیت را که یکی ۱ میشه یکی ۰ به هم وصل شده و این عمل باعث سوختن میشه
...
مرسی از جمع بندیتون.
راستش من سوال ۶ رو مشکل دارم.
چون بنظرم سوال ۶ گزینه ۲ میشه (توضیحش هم در پستهای قبلتر دادم)
اگر از جوابتون مطمئن هستید من عجله ای برای دونستنش ندارم. انشالا بعد از کنکور اگر فرصت کردید برای من هم یه توضیحی بدید ممنون میشم
الان یک ربع دارم درباره این سوال فکر می کنم واقعا نمی دونم اگر لچ RS بود جوابش رو می دونستم و توضیحات شما هم همش برای لچه نه FF