۰
subtitle
ارسال: #۱
  
طراحی مدارات ترتیبی سنکرون- دولتی ۷۸
در مورد راه حل این سوال توضیح بدین ممنون میشم. کلن تو تاخیرا مشکل دارم.
۰
ارسال: #۲
  
RE: طراحی مدارات ترتیبی سنکرون- دولتی ۷۸
(۱۴ فروردین ۱۳۹۵ ۰۸:۴۸ ب.ظ)dokhtare payiz نوشته شده توسط: در مورد راه حل این سوال توضیح بدین ممنون میشم. کلن تو تاخیرا مشکل دارم.سلام
می دونیم کلاک لبه + است پس بعد از تغییر ۰ به ۱ کلاک زده می شود.
نکته اینجاست که کلاک فلیپ فلاپ به رابطه [tex]ab b'c[/tex] متصل است.
در حالت اولیه (زمان صفر) abc=111 است . حال همین مقدار به abc=101 تغییر پیدا می کنه . مسلم است که مقدار وروی b تغییر کرده .حالا اگه با دقت به شکل نگاه کنید می بینید پس از ۶ نانو ثانیه برای لحظاتی مقدار گیت or متصل به ورودی کلاک فلیپ فلاپ صفر میشه . اما توجه می کنیم هنوز اتفاقی نیافتاده چون گفتیم زمانی کلاک زده میشه که تغییر از ۰ به یک صورت بگیرد در حالی الان تغییر از ۱ به صفر بوده پس باید صبر کنیم تا لبه مثبت کلاک بیاید.می بینیم که گیت not ، تاخیر ۲۲ نانو ثانیه دارد و همینطور ۳ نانو ثانیه برای گیت and و مجدد ۳ نانو ثانیه گیت or مجموع ۲۸ نانو ثانیه تاخیر لازم است تا مجدد ورودی کلاک یک شود ، خود سوال گفته ۱۰ نانو ثانیه هم بابت تغییر کلاک می باشد که مجموعاً در ۳۸ نانو ثانیه مجدد خروجی یک می شود.
البته قبول دارم یکم توضیحات پیچیده شد ، برای حل این سبک سوالات باید نموادار زمانی timing diagram کشید.
اگر جایی نیاز به توضیح داشت اعلام کنید.
ارسال: #۳
  
RE: طراحی مدارات ترتیبی سنکرون- دولتی ۷۸
(۱۴ فروردین ۱۳۹۵ ۱۱:۰۸ ب.ظ)joyebright نوشته شده توسط:از تاخیر گیت not به بعد, همه عددا مبهمن.(14 فروردین ۱۳۹۵ ۰۸:۴۸ ب.ظ)dokhtare payiz نوشته شده توسط: در مورد راه حل این سوال توضیح بدین ممنون میشم. کلن تو تاخیرا مشکل دارم.سلام
می دونیم کلاک لبه + است پس بعد از تغییر ۰ به ۱ کلاک زده می شود.
نکته اینجاست که کلاک فلیپ فلاپ به رابطه [tex]ab b'c[/tex] متصل است.
در حالت اولیه (زمان صفر) abc=111 است . حال همین مقدار به abc=101 تغییر پیدا می کنه . مسلم است که مقدار وروی b تغییر کرده .حالا اگه با دقت به شکل نگاه کنید می بینید پس از ۶ نانو ثانیه برای لحظاتی مقدار گیت or متصل به ورودی کلاک فلیپ فلاپ صفر میشه . اما توجه می کنیم هنوز اتفاقی نیافتاده چون گفتیم زمانی کلاک زده میشه که تغییر از ۰ به یک صورت بگیرد در حالی الان تغییر از ۱ به صفر بوده پس باید صبر کنیم تا لبه مثبت کلاک بیاید.می بینیم که گیت not ، تاخیر ۲۲ نانو ثانیه دارد و همینطور ۳ نانو ثانیه برای گیت and و مجدد ۳ نانو ثانیه گیت or مجموع ۲۸ نانو ثانیه تاخیر لازم است تا مجدد ورودی کلاک یک شود ، خود سوال گفته ۱۰ نانو ثانیه هم بابت تغییر کلاک می باشد که مجموعاً در ۳۸ نانو ثانیه مجدد خروجی یک می شود.
البته قبول دارم یکم توضیحات پیچیده شد ، برای حل این سبک سوالات باید نموادار زمانی timing diagram کشید.
اگر جایی نیاز به توضیح داشت اعلام کنید.
Can I see some ID?
Feeling left out?
نگران نباش، فقط روی این لینک برای ثبت نام کلیک کن. رمزت رو فراموش کردی؟ اینجا به یادت میاریم! close