(۳۰ فروردین ۱۳۹۴ ۱۲:۳۶ ق.ظ)artmiss نوشته شده توسط: با سلام
دوستان کسی جواب این سوالو بلده؟ خیلی فوری و حیاتیه.
ممنون میشم اگه کمکم کنین
A 40-MHz 80386-based system is using ROM of 100ns speed. Calculate the number of wait state needed if the path delay is 20ns. Assume the memory cycle time is 2 clock cycles.
(۳۰ فروردین ۱۳۹۴ ۰۱:۰۸ ق.ظ)Farzamm نوشته شده توسط: چون فرکانس ۴۰MHz هست پس سیکل کلاک ۲۵ نانوثانیه است / پس اگه منظورت تعداد wait stateها برای دسترسی به ROM گفته شده، باشه نیاز به ۴ سیکل کلاک برای دسترسی به ROM داریم یعنی ۳تا wait sate اضافه کردیم. / اگه تعداد wait stateها برای حافظه گفته شده باشه، یکی از دو سیکل کلاکش wait state هست.ممنون از سرعت پاسخگوییتون
اگه بگی سوال بر اساس چه کتابیه؟ و از کجا این سوال رو آوردی؟ شاید بتوونم بهتر توضیح بدم (چون ممکنه تعاریف اون کتاب با چیزهایی که من می دونم متفاوت باشه).
(۳۰ فروردین ۱۳۹۴ ۰۱:۱۵ ق.ظ)Farzamm نوشته شده توسط:(30 فروردین ۱۳۹۴ ۰۱:۱۱ ق.ظ)artmiss نوشته شده توسط: ممنون از سرعت پاسخگوییتون
سوالو از این کتابه: “Thex86PCAssemblyLanguage,Design,andInterfacing”
ByMuhammadAliMazidi,JaniceGillespieMazidiandDannyCausey,in2009.
لینکی از کتاب ندارید؟
(۳۰ فروردین ۱۳۹۴ ۰۱:۲۲ ق.ظ)artmiss نوشته شده توسط: نه متاسفانه ندارم
الان bus cycle رو این تاثیر نمیذاره؟
فک کنم Bus cycle میشه ۲*۲۵ و تعداد wait state ها کمتر بشه و بشه یک درست میگم؟
(۳۰ فروردین ۱۳۹۴ ۰۱:۲۵ ق.ظ)Farzamm نوشته شده توسط: بله / اگه wait stateها رو بر حسب memory bus cycle بگید میشه یک. / من برحسب clock cycle گفتم.
شما خود اصل کتاب رو از کجا تهیه کردید؟
(۳۰ فروردین ۱۳۹۴ ۰۱:۲۹ ق.ظ)artmiss نوشته شده توسط: یه سوال دیگه تاثیر الان تاثیر path delay 20 ns این وسط چی میشه.
من کلا این سوالو نفهمیدم
(۳۰ فروردین ۱۳۹۴ ۰۱:۳۳ ق.ظ)Farzamm نوشته شده توسط: اطلاعات اضافی است / چون معمولاً wait stateها را بر حسب تعداد کلاک ها میدند نه تأخیر.
اینجا اینو گفته چون کلاک سیکل باید از تأخیر مسیر بحرانی بیشتر باشه / اینجا هم ۲۵ns از ۲۰ns بزرگته پس اوکیه.
سوال کامل و جالبی نبود.
