(۲۷ مرداد ۱۳۹۳ ۰۹:۵۰ ق.ظ)reza_a نوشته شده توسط:  لطفا اگر کوچکترین آشنایی و اطلاعی دارین کمک کنین. همه نمره بستگی به این سوال ها داره. خیلی ممنونم.

ببینین برای این سوال چون دو مقدار میخواد وارد R2 بشه احتیاج به مالتیپلکسر داریم، لود R2 هم با دو حالت فعال میشه که ما بینش باید or بگیریم و وقتی or میگیریم مقدار نهاییش همون t میشه یعنی لودش همون t هست، اما سلکتور مالتیپلکسر رو x در نظر میگیریم که اگر یک باشه مثلا r3 وارد شه و اگر صفر باشه r1 وارد شه، اما نمیدونم فلسفه ی اون خط اخری که t رو نوشته چیه، همینیه که من میگم یا منظورش فرق داره

سوال اول رو درست جواب دادن. اون T لودی که اضافه کرده در واقع قسمتی از جوابه که آوا جان فرمودن.

- توضیح اضافه سوال اولتون:
اگه بین ثبات ها (Rها) اتصال باشه و پایه ی load ثبات مقصد (R1)فعال (۱)باشه, در اون صورت میشه محتوای مثلا R2 رو ریخت تو R1 (چرا نشه? !)

-سوال دوم.دو تا اتفاق افتاده. یه عمل جمع (عملی محاسباتی نیازمند مدار ALU ) و یه عمل انتقال (حاصلجمع ریخته بشه توی AC که نیازمند فعال بودن پایه لود AC هست)

(همیشه اول این سوال رو بپرس) باید ببینیم طبق معماری داده شده این عملیات قابل انجامه? شکل رو ببینید و بگید آیا M(AR) - که یه خونه از حافظه هست- مثل AC مستقیم به ALU وصله? جواب نه است. خروجی حافظه به bus وصله نهALU. پس باید قبل از هر چیز, m(AR) رو (به وسیله bus) بریزم توی DR (چون به واحد محاسبه وصله)
ریزعملام:
: fetch
: Decode
: DR <- M(AR)
: AC <- AC + DR

چه موقع جمع انجام میشه? این رو فاز دیکد مشخص میکنه. شما یه سیگنال به اسم Yرو نماینده عملیات جمع بگیر.
تا اینجا:
Y: DR <- M(AR)
Y: AC <- AC + DR

اما این نمیتونه تنها سیگنال من باشه. ببینید تو سوال اول مگه میشه در یک لحظه (در یک واحد کوچک زمان. در یک کلاک) هم زمان دو تا ثبات مختلف رو تو یک ثبات ریخت? این عمل حتما باید در دو زمان متفاوت انجام بشه. (اگه اولی داشت کپی میشد, دومین خط اجرا نشه) برای همین یه سیگنال کنترلی مثل x تعریف شد و not اش رو داد به خط دومی. (که اگه یک شد فقط خط بالا و اگه صفر شد فقط خط پایین داخلR2 لود بشن.)
توی این سوالم تقریبا چنین مشکل هست (اجرا نشدن همزمان). مگه میشه DR رو هم زمان, هم ازش خوند (توی جمع) و هم روش نوشت (انتقال محتویات حافظه بهش)?
مسلما نه! پس باید توی دوتا زمان (پشت سر هم) که همون کلاک هست اجرا بشن.
مثلا این شکلی:

Y.T1 : DR <- M(AR)
Y.T2 : AC <- AC + DR

توضیحات اضافه:
سیگنالای کنترلی رو اگه میخوای تعیینش کنی باید بدونی چرا اصلا لازمه!
برای جمع, اولا یه سیگنال کنترلی باید به ALU بگه اوپرند اول و دومی که بهت وارد میشه رو جمع کن. (منها یا کار دیگه نکن)
یه سیگنال فعال کننده لازمه که خروجی ۷ bus فعال شه (تا حافظه بیاد رو باس شناور شه و با لود DR منتقل شه توش)
یه سری سیگنالم باید پایه لود AC و DRرو فعال کنه برای انتقالات.

یعنی هر وقت میخوام حافظه رو با آکومولیتور جمع کنم,باید حتما این سیگنالارو (T1 وT2 وY) وصل کنم به پایه کنترل ALU و لود ثباتا. (یعنی تو سخت افزار, سیم کشی میکنم و طبق توابع کنترلی مدار منطقی می‌کشم وصل میکنم به اون پایه ها)