لطفا هر کسی جواب سوالاتشو یادداشت کرده بزاره. بنظرم تخصصی از سالهای گذشته سختربود
سوال انتقال که در موردانتقال غیر همزمان بود تعداد
بیت داده رو میخواست شما چند زدید؟کزینه هاش ۸
۲۵
۱۰
۱۲
شما چی زدید؟
اون سوال vlsiکه گفته بود خروجی از. صفر تا vDDچقدر میشه چی زدید؟
(۲۰ بهمن ۱۳۹۱ ۰۴:۰۰ ب.ظ)shahbazi نوشته شده توسط: اون سوال vlsiکه گفته بود خروجی از. صفر تا vDDچقدر میشه چی زدید؟
اون سوال میشد Vt تا Vdd-2Vt
من فقط یه انتقال زدم اونم سوال اول انتقال که نمیدونم درست زدم یا نه
من ۵ زدم
جواب این سوالم نمیدونم
(۲۰ بهمن ۱۳۹۱ ۰۴:۱۵ ب.ظ)narges_r نوشته شده توسط:(20 بهمن ۱۳۹۱ ۰۴:۰۰ ب.ظ)shahbazi نوشته شده توسط: اون سوال vlsiکه گفته بود خروجی از. صفر تا vDDچقدر میشه چی زدید؟
اون سوال میشد Vt تا Vdd-2Vt
من فقط یه انتقال زدم اونم سوال اول انتقال که نمیدونم درست زدم یا نه
من ۵ زدم
جواب این سوالم نمیدونم
سلام
مینیمم میشد ۰ منم اول فک کردم Vt میشه ولی بعد دیدم Nmos بالایی اگه ورودیش ۰ باشه و گیتش Vdd - Vt خروجی رو صفر میکنه!
مداراش خیلی سخت نبود؟؟
من فقط اولیشو زدم!
انتقال اخریش ۴ سطح نمیشد؟
(۲۰ بهمن ۱۳۹۱ ۰۴:۴۱ ب.ظ)fum_com نوشته شده توسط: مینیمم میشد ۰ منم اول فک کردم Vt میشه ولی بعد دیدم Nmos بالایی اگه ورودیش ۰ باشه و گیتش Vdd - Vt خروجی رو صفر میکنه!
درسته
من تمام حالاتشو بررسی کردم یا aیک بود که که اگر ورودی ۰ میشد خروجی ۰ میکرد یا a یک بود که ترانزیستور nmos خاموش میشد و pmos روشن میشد و خروجی Vt میشد، من تمام این حالات بررسی کردم اما چون حالت a برابر صفر اخر بررسی کردم اشتباه کردم
هی یه سوال راحت با بی دقتی از دست دادم
پس میشه صفر تاvdd_vt?اره؟
(۲۰ بهمن ۱۳۹۱ ۰۵:۰۰ ب.ظ)shahbazi نوشته شده توسط: پس میشه صفر تاvdd_vt?اره؟میشه صفر تا Vdd - 2Vt
(۲۰ بهمن ۱۳۹۱ ۰۵:۴۵ ب.ظ)shahbazi نوشته شده توسط:به نظر من همون vdd-2vtتا vt درسته چون اگه دقت کنین ترانزیستور پایین pmos بود و چون به زمین وصل بود خروجی از طریق اون به زمین وصل میشد و چون ترانزیستور pmos ولتاژ صفر را به خوبی عبور نمی دهد به اندازه ولتاژ آستانه به ولتاژ عبوری اضافه می شود همانطور که در nMOs وقتی یک به آن وصل می شود در خروجی به اندازه ولتاژ آستانه از آن کم می شود.(20 بهمن ۱۳۹۱ ۰۵:۰۷ ب.ظ)fum_com نوشته شده توسط:(20 بهمن ۱۳۹۱ ۰۵:۰۰ ب.ظ)shahbazi نوشته شده توسط: پس میشه صفر تاvdd_vt?اره؟میشه صفر تا Vdd - 2Vt
اخ جان درست زدم
(۲۱ بهمن ۱۳۹۱ ۱۲:۲۰ ق.ظ)amir70 نوشته شده توسط: به نظر من همون vdd-2vtتا vt درسته چون اگه دقت کنین ترانزیستور پایین pmos بود و چون به زمین وصل بود خروجی از طریق اون به زمین وصل میشد و چون ترانزیستور pmos ولتاژ صفر را به خوبی عبور نمی دهد به اندازه ولتاژ آستانه به ولتاژ عبوری اضافه می شود همانطور که در nMOs وقتی یک به آن وصل می شود در خروجی به اندازه ولتاژ آستانه از آن کم می شود.
نه، ببینید pMOS وقتی روشن میشه که a=0 باشه و به قول شما خروجی برابر Vt میکنه اما اگر a=1 باشه pMOS خاموش میشه و اخرین ترانزیستور متصل به خروجی روشن میشه که اگر این ترانزیستور ورودی ۰ داشته باشه میتونه خروجی صفر کنه
به نظر من ۸۰ یا ۳ میشه یا ۴
چون وقتی کلاک اول میخوره، هردو ترانزیستور روشن هستن و باعث صفر شدن خروجی میشه و این حالت حفظ میشه تا وقتی که لبه پایین رونده کلاک که خروجی دوباره شارژ بشه تا لبه کلاک بالارونده بعدی تا با توجه به دو ترانزیستور دیگه شرایط مشخص بشه
این خصوصیت فقط ۳ و ۴ داره
(۲۱ بهمن ۱۳۹۱ ۱۲:۴۴ ق.ظ)narges_r نوشته شده توسط: به نظر من ۸۰ یا ۳ میشه یا ۴pmos با لبه کلاک پایین رونده فعال میشه
چون وقتی کلاک اول میخوره، هردو ترانزیستور روشن هستن و باعث صفر شدن خروجی میشه و این حالت حفظ میشه تا وقتی که لبه پایین رونده کلاک که خروجی دوباره شارژ بشه تا لبه کلاک بالارونده بعدی تا با توجه به دو ترانزیستور دیگه شرایط مشخص بشه
این خصوصیت فقط ۳ و ۴ داره
وnmos با کلاک بالارونده
وقتی کلاک صفر هست فرقی نمیکنه که a, b صفر یا یک باشند چون nmos غیر فعاله پس در این حالت یعنی کلاک پایین رونده خروجی ۱ هست
اما وقتی کلاک بالا رونده هست nmos فعال و وقتی هردو a,b فعال باشند خروجی صفره
اما تو ۳و۴ در لبه کلاک بالارونده اول وقتی که a=1 , b=0 هست خروجی همچنان صفره که نباید باشه
خوب تو تمام حالت ها وقتی کلاک بالارونده اول میخوره هر دو ورودی یک هستن که باعث دشارژ میشه و تا اولین کلاک پایین رونده بعدی هم خروجی ۰ میمونه
فقط گزینه ۳ و ۴ اینطوری هستن
سوال ۸۰ گزینه ۴ میشد.چون در فاز ارزیابی مشکل اشتراک بار ونشت بار وجود دارد.
(۲۱ بهمن ۱۳۹۱ ۱۰:۱۹ ق.ظ)ali.329 نوشته شده توسط: سوال ۸۰ گزینه ۴ میشد.چون در فاز ارزیابی مشکل اشتراک بار ونشت بار وجود دارد.
درسته، charge sharing پیش میاد و به VDD نمیرسه.
بچه ها به نظرتون سوال ۸۱ مشکلی نداره؟مگه بیشینه تاخیر با تعداد ۰ به ۱ ها یعنی تعداد روشن شدن ترانزیستورها رابطه مستقیم نداره؟من فک میکنم گزینه ۳ دفترچه b بهتر باشه.کسی زده این تست رو؟