یک پردازنده دارای ۱۷۵ سیگنال کنترلی و ۲۵۰ ریزدستور است. اگر۲۰۰ ریزدستور متفاوت در این پردازنده باشد، حجم حافظه واحد کنترل در صورت استفاده از حافظه نانو چقدر است؟فرض کنید برای پیاده سازی از PLA استفاده شده است.(پارسه-آی تی-۱۰۰ درصد اول)
۲۸۰۰۰بیت
۳۲۰۰۰بیت
۲۴۰۰۰بیت
۳۷۰۰۰بیت
(مرسی)
وقتی میگه ما ۱۷۵ سیگنال کنترلی و ۲۵۰ تا ریز دستور داریم یعنی یک حافظه هست که ۲۵۰ تا خونه داره و هر کدومش ۱۷۵ بیت هست.
بعدش گفته ما فقط ۲۰۰ ریز دستور متفاوت داریم یعنی همه خونه های این حافظه استفاده نشده و حجم الان حافظه‌ی ما برابر هست با: ۱۷۵ * ۲۵۰
برای صرفه جویی در فضا از یک روشی به اسم حافظه‌ی نانو استفاده میکنیم یعنی حافظه‌ی ۲ سطحی .
یک حافظه در نظر میگیریم شامل همون تعداد دستورات مختلف که داریم یعنی ۲۰۰ تا خونه و هر کدوم از این دستورات هم که ۱۷۵ بیت هستند.
ما اول آدرس رو به ریز حافظه میدیم تا سیگنال‌ها‌ی کنترلی رو مشخص کنیم و حالا ما سیگنال های کنترلی رو گذاشتیم داخل حافظه‌ی نانو و باید هر آدرسی که میاد بتونیم از ریز حافظه به حافظه‌ی نانو اشاره کنیم یعنی با ریز حافظه، حافظه نانو رو ادرس دهی کنیم ما ۲۰۰ تا خونه برای حافظه‌ی نانو داریم که با حداقل ۸ بیت میشه ادرس دهی کرد پس ریز حافظه میشه ۲۵۰ تا خونه‌ی ۸ بیتی.
پس در کل یک ریز حافظه داریم (۲۵۰*۸) و یک حافظه‌ی نانو (۲۰۰*۱۷۵) در کل میشه ۳۷۰۰۰
نقل قول: سلام و تشکر . ببخشید میشه بگین این قسمتا رو از کدوم کتاب یا جزوه خوندید؟ ممنوناین قسمت رو با توجه به نمونه سوالاتی که تو کنکورا بود خوندم.
و همین طور جدول صفحه‌ی دو سطی تو سیستم عامل که دقیقا همین کار رو میکنه تا حجم جدول صفحه رو کم کنه.
(۰۳ بهمن ۱۳۹۰ ۱۰:۴۰ ب.ظ)eli نوشته شده توسط: سلام ،، ۲تا سوال داشتم...اینکه گفته PLA هم میتونه دلیل داشته باشه و هم اینکه گفتنش زیاد مهم نیست.
۱- اینکه به PLA اشاره شده دلیل خاصی داشته؟
۲- استفاده همزمان حافظه نانو و ریز به دلیل ۲سطحی بودنه،، میشه تک تک هم ازشون استفاده کرد؟؟
به خاطر اینه که ما برای طراحی ریز حافظه از ROM استفاده میکنیم و تو ROM حالت های بی اهمیت هم در نظر گرفته میشه و به دلیل اینکه این حالت های بی اهمیت یا همون آدرس هایی که هیچ خروجی ندارند رو در نظر نگیره میاد از PLA استفاده میکنه. و اینو اینجا ذکر کرده و میخاد بگه که ما باید یه جوری این فضای هدر رفته تو ریز حافظه رو از بین ببریم.و برای این کار از پیاده سازی PLA استفاده کنیم.
اما چون تو این جور تست‌ها روش اینه که ما یک حافظه‌ی دیگه به اسم نانو در نظر میگیریم در کنار ریز حافظه، که با این کار می خوایم همون فضای هر رفته یا حالت های بی اهمیت تو ریز حافظه رو از بین ببریم پس عملا داریم روش PLA رو به کار ببریم و اگه نمیگفت هم مهم نبود.
(۰۹ بهمن ۱۳۹۰ ۰۷:۱۴ ب.ظ)fa_te64 نوشته شده توسط: ببخشید من همه توضیحاتو متوجه شدم اما متوجه نشدم این ۳۷۰۰۰ از کجا اومد؟
ظرفیت کل حافظه رو از ما میخاد و اینجا ما دو تا حافظه داریم (ریز حافظه و نانو حافظه )پس ظرفیت کل میشه جمع ظرفیت هر یک از این حافظه‌ها :(۲۵۰*۸) +(۲۰۰*۱۷۵) = ۳۷۰۰۰