با سلام
من طرحی برای بهبود یک مقاله که مربوط به معماری ضرب کننده های آرایه ای با توان مصرفی کم هست می باشد. مقالات قبلی که در این حوزه کار کردند تمامی شبیه سازی ها و نتایج رو با ابزار Hspice و کتابخانه ۰/۱۸ میکرومتری TSMC انجام دادند. من معماری مد نظرم رو روی FPGA سنتز کردم اما چون ساختار FPGA بر پایه ترانزیستور نیست بهبود توان مصرفی رو در نتیجه کار نشون نمیده . خودم هم با کد نویسی و پیاده سازی مدار در HSPICE آشنایی ندارم. از دوستانی که میتونند کمک کنند و پیاده سازی مربوط به این معماری رو انجام بدهند دعوت میکنم تا در این مقاله با هم همکاری داشته باشیم.
با تشکر