این تست سال ۸۷ تو کنکور مهندسی اومده
![[تصویر: 153283_1_1379086561.jpg]](https://img.manesht.ir/153283_1_1379086561.jpg)
البته یه تحلیل دیگه هم کرده که مدار در t+3 قطع میشه! و میشه های امپدانس
--------------------------------------------------------------------------------------------------
بقیه مراجع گفتن ج میشه گزینه ۴
فقط میخاستم خواهش کنم یکم توضیح بدین تاخیرها چطور بدست میاد؟
هرکی میتونه واسه این سوال ج بزاره (به غیر از جواب مقسمی و پوران)
دوستان همه نظرن بدن
گزینه درست ، گزینه ۴ هست.
ببینید مشکل اختلاف در تاخیر pmos و nmos هست. همونطو رکه توی سوال می بینید فقط مقدار b عوض شده. در حالت اول چون a,b صفرن پس pmos های بالا روشنن و مقدار ولتاژ بالا که یک منطقی حساب می شه میرسه به خروجی و حروجی مقدار ۱ رو داره.
تو صورت سوال گفته که تاخیر nmos ها کمتر از pmos هاست پس یعنی اول nmos که ورودی اون b هست وصل می شه و مقدار bذ رو عبور میده بعد pmos با ورودی b قطع می شه یعنی این وسط یه ۲ ثانیه nmos پایین و pmos بالا وصل هستند و وقتی هر دو مسیر وصل باشن یعنی از بالا ۱ میاد و از پایین صفر و این یعنی خروجی x هست. گزینه ۴ تنها گزینه ای هست که x رو داره ضمن این که یه فاصله دو ثانیه ای این مقدار x برقراره. بعلاوه چون در نهایت چون مسیر بالا قطع و مسیر پایین وصل می شه، پس خروجی یک خواهد شد.
تصویرش رو براتون میذارم.
مرسی خوب توضیح دادین
![[تصویر: 153312_1_1379086554.jpg]](https://img.manesht.ir/153312_1_1379086554.jpg)
فقط چند قسمتش رو متوجه نمیشم
تاخیر pmos ها رویهم میشه ۵ یا تک تک؟
تاخیر nmos ها رویهم میشه ۳ یا تک تک؟
اخه این قسمتش رو نمیتونم تحلیل کنم
من از پاسخ تون چند تا نکته فهمیدم ولی هنوز کامل درکش نکردم
تحلیل منو ببینید
اول abcرو مقدارگذاری میکنیم بعد اونجاهایی که ضربدر زدم حذف میشه
بعد مقدار یک از بالا میاد تو w (مسیر راست)
و مقدار صفر از پایین میاد تا جایی که z گذاشتم تو شکل و همونجا گیر میکنه چون b صفر
خب حالا دز زمان t0 مقدار b روتغییر میدهیم که درنتیجه مسیر بالایی قطع میشه چون b=1 و مسیر پایینی وصل میشه و صفر از z میاد بالا تا برسه به w (فکر کنم این تحلیل کلن غلط باشه نه؟)
-------------------------------------
نمیدونم فکر کنم بالایی غلط باشه
----------------------------------------
حالا تحلیل دوم که جدیدن برداشت کردم از صحبتاتون
در زمان t0 مقادیر رو از abc=001 به abc=011تغییر میدیم خب یک بعد از ۳ ثانیه از بالا میشه یک(چون تاخیر دوتا nmos سمت راست رویهم میشه ۳
همزمان صفر هم میاد که بشه x مسیر این صفره از کجا میاد؟؟ اگه از پایینه پایینی ها که قطعند تا تاخیرشون بشه ۵ بعد میاند
شکل رو با برنامه نقاشی کشیدم معذرت!
نموداری که کشیدین نشون میده قبل از t0 خروجی w یک شده ولی بعد از ۳ ثانیه چون b صفر میشه مدار بالا قطع میشه و دیگه یک نمیاد حالا صفر و یک ها از کجا میادند که میشه X
نمودار جالبی بود مرسی
خب من تا اونجایی که بلدم جواب شما رو میدم سایر دوستان اگر اشتباه بود یا بهتر می تونن توضیح بدن خوشحال می شم این کارو انجام بدن.
در مورد شکلتون بله اون pmos و nmos هایی که گفتید در تعیین خروجی مدار نقشی ندارن چون قطعن.
در مورد تاخیرها باید بگم تاخیر هر nmos 3 ثانیه و تا خیر هر pmos 5 ثانیه است نه تاخیر همشون با هم.
در مورد جواب، قبل از t0 خروجی صفره چون nmos پایینی با ورودی b قطع هست و به قول خودتون تو نقطه z گیر م یکنه. در زمان t0 مقدار b تغییر می کنه ولی چون ترانزیستورها تاخیر دارن در همون زمان خروجی تغییر نمی کنه.
تاخیر ترانزیستور nmos کمتره پس زودتر مقدار رو عبور میده. در زمان t0+3 ، نقطه (۱) بدلیل وصل شدن ترانزیستور nmos پایینی مقدار ۰ رو داره. (چون ورودی ترانزیستور nmos پایین که c هست عوض نشده پس تاخیرش مهم نیست) ولی چون ترانزیستور pmos بالا با ورودی b بعد از ۵ ثانیه مقدار اعمال شده در ورودی اش رو رد می کنه پس بعد از ۳ ثانیه هنوز وصله. خب حالا هم ترانزیستور بالا وصله و نقطه (۲) مقدار ۱ رو داره و هم پایینی. وقتی تو خروجی هر دو تا مقدار باشن می شه x.
بعد از ۵ ثانیه pmos بالا قطع می شه و فقط جریانی که از پایین میاد میره تو خروجی بنابراین خروجی مقدار ۰ رو فقط داره.
نمی دونم تا چه حد مفهوم بود. اگر نا مفهوم یا غلط بود، بفرمایید تا تصحیح کنم.
افرین
ببینید درست متوجه شدم
ابتدا abc=001 خب مدار پایینی قطع و مدار بالایی وصله و یک میاد تو خروجی
-----------------------------------------------------------------------------------------------------
بعد تو زمان t0 که b=1 میشه خروجی w به یکباره از مسیر بالا قطع نمیشه (بخاطر تاخیر pmos) و همچنان یک میمونه
چون تاخیر مدار پایین کمتره صفر زمین خودش رو تو ۳ ثانیه میرسونه به ورودی (ورودی هنوز از عوض شدن b توسط مدار بالا خبر نداره چون تاخیرش ۵ هست پس دعوا میشه و خروجی مشخص نیست که یک هست یا صفر
بعد از دو ثانیه دیگه خروجی (در زمان t0+5) تازه w میفهمه b بالایی صفر شده و مدار بالا کلن قطع میشه
-----------------------------------------------------------------------------------------------------
با این حساب تحلیل قبلی من (ارسال شماره ۳) اشتباهات زیادی داره
اولین اشتباه اینه که مدار pmos با nmos جابجا گرفتم! (ولی یاد گرفتم که اومی که حباب داره میشه pmos و با صفر فعال میشه)
تاخیر قسمت بالای مدار میشه ۵ ( پس شکلم غلط هست)
نکته بعدی گفته تاخیر pmos ها (منظورش رویهم نیست ) و تاخیر تک تکشون مدنظر بوده
----------------------------------------------------------------------------------------------------
اینا رو با کمک شما متوجه شدم
سوال جالبی بود وشما خیلی عالی توضیح دادین ممنون
(۲۳ دى ۱۳۹۱ ۰۲:۳۷ ق.ظ)csharpisatechnology نوشته شده توسط: این سوالو منم بلد نبودم
اصلا خود سوال رو خوب متوجه نمیشم.
x چیه و چنده؟
t0+3 یعنی چی؟
x رو زمانی داریم که خروجی هر دو مقدار ۰ یا ۱ رو می تونه داشته باشه و مشخص نیست که کدوم مقدار خواهد بود.
z حالت امپدانس بالاست یعنی خروجی به هیچ جا وصل نیست مثلا به هر دلیلی در یه زمان نه مسیر پایین وصل باشه و نه بالا.
در زمان t0 یکی از ورودی ها تغییر کرده. زمان t0+3 یعنی ۳ ثانیه بعد از این زمان و زمان t0+5 هم به همین شکل.
(۲۴ دى ۱۳۹۱ ۱۱:۳۳ ق.ظ)csharpisatechnology نوشته شده توسط: دوست عزیز که پاسخ کامل دادین،میشه بگید این pmos های بالا که می گید روشن،رو به زبون عادی توضیح بدین ؟
من که چیزی سر در نمیارم.
به نظرم راجع به حل این سوال باید دانش رشته ی الکترونیک داشت.
توی موریس مانو ص ۵۱۹ (بخش مدارات مجتمع منطقی) اومده یه چیزایی گفته اما این شکلی که توی این سوال هست رو نیاورده.
کتب دیگه هم مثال های کافی رو ندارن.
از دوستان دیگه هم تقاضا داریم به جای معرفی کتبی چون مبانی IC های cmos بیان یه ۵ مورد مثال درست و حسابی حداقل در این باب بیارن که عینا و به زبون زیر دیپلم برای ما توضیح بدن.
بدبختی اینه که ما الفبا رو نمی دونیم. هرکسی هم میان در سطح درک و فهم خودش توضیح میده.
۴ سال از ۱۳۸۷ می گذره و هنوز یکی نیست بیاد این سوال رو مفصل شرح بده.
اگه کسی واقعا مطلب شما رو درک کرده باشه تشکر رو میزنه و بازم نمیاد یه توضیح اضافه بده.چون فکر می کنه همه هم فهمیدن.
به نظرم یه استاد خوب اونه که مخاطب رو درک کنه و نه صرفا بیاد چند کلام درس بده و ... !
---
دوستان دیگه هم هر مطلبی می تونن اضافه کنن خستمون کرد این سنجش با این همه سوال مزخرف
اصلا توی شکل x و z چیه ؟ و منظور از (x,z,1,0) چیه ؟ اصلا چرا اینا رو توی پرانتز نوشته؟
شما که درک کردین بگید از چه کتابی خوندید آخه ما هم زیاد می خونیم ولی درک نمی کنیم.
من ادعا نکردم استادم یا زیاد بلدم. توی پاسخ هم گفتم که دوستانی که بهتر می تونن توضیح بدن این کار رو انجام بدند.
این سوالات هم بیشتر سوالات الکترونیک دیجیتال هستند و بچه هایی که سخت افزار خوندن بیشنتر اشنا هستند.
x و z رو هم بالا گفتم چی هستند . ۰ و ۱ هم که مشخصه همون ۰و۱ در مدارات دیجیتال هست.
توی مدار منطقی مانو فصل خای اخر هست این مطالب و توی پوران پژوهش هم کمی توضیح داده شده.
با این حال هر کس می تونه توضیح بده. من در حدی که می تونستم و قدرت بیان داشتم توضیح دادم. ضمن این که پیشنیاز می خواد.
پاسخ های کامل رو هم بعدا مدیر این بخش بررسی خواهند کرد. ناقص بود پاسخ کامل رو برخواهند داشت. نگران اون مساله نباشید.
فقط در مورد ترانزیستور یه مطلب کلی بگم و اونم اینه که مثل یه کلید می مونه که اگر وصل باشه دو طرفش بهم وصل می شه و گرنه دو طرف بهم وصل نخواهند بود. شرایط وصل بودن pmos و nmos رو هم که گفتم. بیشتر از این قدرت بیانم خوب نیست که توضیح بدم.