سلام
میشه بگید به چه دلیل گفته c و d ورودی داده و a و b ورودی کنترلی هستند
![[تصویر: 231336_1078191995.jpg]](https://img.manesht.ir/231336_1078191995.jpg)
ضمنا جواب سوال همین گزینه ۱ که زیرش هست میباشد
(۲۷ آذر ۱۳۹۲ ۱۲:۰۵ ق.ظ)zimenswall نوشته شده توسط: سلام
میشه بگید به چه دلیل گفته c و d ورودی داده و a و b ورودی کنترلی هستند
ضمنا جواب سوال همین گزینه ۱ که زیرش هست میباشد
بله چرا نمیشه ،
ورودی کنترولی چیه؟
ورودی هستش که ما برای کنترول ورودیهای دیگه میدم درسته؟یعنی مثلا اگه این ورودی صفر باشه هیچ ورودی نتونه نتیجشو به خروجی ببره و اگر یک باشه ، ورودی های دیگه به سمت خروجی برن ، در نتیجه
به سه تا AND وسط نیگا ، اگر A , B هر دو صفر باشن ، فرقی ندارهه که C,D چی باشن اصن ، چون در هر حالت AND اول صفر ، AND وسط برابره Y هستش (یعنی چون A,B=0 هستن ، درنتیجه مدار حفظ حالت میکنه) و AND اخر هم در جواب تاثیری نداره ، چون اگر Y=0 باشه که کلا وسطی و اخری صفر میشن و اگر Y=1 باشه ، حتی اگر C,D=0 باشن ، بازم AND اخری صفر میشه ولی با AND وسطی خروجی ۱ میشه
پس میتونیم بگیم که A,B کنترولی هستن مگه نه؟
(۱۳ دى ۱۳۹۲ ۰۷:۱۰ ب.ظ)jahanmanesh نوشته شده توسط: ورودی هستش که ما برای کنترول ورودیهای دیگه میدم درسته؟یعنی مثلا اگه این ورودی صفر باشه هیچ ورودی نتونه نتیجشو به خروجی ببره و اگر یک باشه ، ورودی های دیگه به سمت خروجی برن ، در نتیجهدمت گرم. تا آخر مطلب رو گرفتم. یعنی ما باید ببینیم کدومشون باعث میشه با یک شدنشون نتیجه خروجی بده و با صفر شدنشون نده. یه چیزی شبیه کلاک پالس خودمون.
به سه تا AND وسط نیگا ، اگر A , B هر دو صفر باشن ، فرقی ندارهه که C,D چی باشن اصن ، چون در هر حالت AND اول صفر ، AND وسط برابره Y هستش (یعنی چون A,B=0 هستن ، درنتیجه مدار حفظ حالت میکنه) و AND اخر هم در جواب تاثیری نداره ، چون اگر Y=0 باشه که کلا وسطی و اخری صفر میشن و اگر Y=1 باشه ، حتی اگر C,D=0 باشن ، بازم AND اخری صفر میشه ولی با AND وسطی خروجی ۱ میشه
پس میتونیم بگیم که A,B کنترولی هستن مگه نه؟